在某些系统中，高整数边界杂散会导致部分输出通道无法使用。如果某个系统在特定频谱带宽内有1000个通道，并且10% 通道内的杂散信号高于某个功率水平，那么这100个通道可能无法使用。在频谱带宽成本高昂的协议中，如果有10%的通道不可用，那么这将是一种浪费。

(相关资料图)

当整数边界离开目标输出频率而落在PLL带宽内的时候，整数边界杂散最强。也就是说，如果输出频率为2000.01 MHz，并且环路带宽为50 kHz，则IBS最大。随着输出频率远离整数边界，IBS功率也随之以可计算和可重复的形式下降。ADI的全新免费仿真器——ADIsimFrequencyPlanner™——采用这种可预测的特性来精确仿真整数边界杂散功率（及其它）。

大部分整数边界杂散都在 –120 dBc附近仿真。这低于频谱分析仪的噪底，因而仅测量噪声。

大部分频率的杂散低于 –100 dBc！典型要求是 –70 dBc至 –80 dBc。

优化不改进IBS的唯一区域是低于2 MHz宽的部分，并且发生在2 × HMC7044主机时钟处——在该频率下，没有任何分频器组合可以改善IBS性能。下文提供替代解决方案。

只有在一个非常窄的频率范围内，优化PFD频率才无法改善IBS性能。该频率范围是系统主时钟的两倍（本例中为2949.12 MHz × 2 = 5898.24 MHz）。在此频率下，如果应用可行的话，建议将载波频率转换至附近更为干净的频率，然后将基带频率转换至数字 (NCO) 以补偿。例如，载波频率偏移2 MHz，然后将数字基带频率偏移2 MHz以补偿。此外，如果系统可行的话，可改变主机时钟频率，创造干净的输出频率。如果采用上述较为简单的解决方案（使用HMC832或ADF4351而非HMC7044），那么就不会产生任何有问题的频率！

ADIsimFrequencyPlanner可以

精确仿真整数边界杂散。

成功优化参考源和PLL/VCO系统，以便实现出色的整数边界杂散性能。

这样可以在某个范围内使更多通道可用，从而提升昂贵频谱的成本价值。

快速仿真宽频率范围。如进行手动处理的话，可能需要数天或数周。（上文中的6000个步进在ADIsimFrequencyPlanner中处理只需花不到1分钟的时间）

欢迎射频微波雷达通信工程师关注公众号